
강의제목 | 고속 칩렛향 디지털 인터페이스 회로 설계 | ||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
구분 | 한양대 / 설계강좌 / 고급 / 이론 | ||||||||||||
강의시간 | 2시간 40분 | 열람기간 | 3일 | ||||||||||
이용료(일반) | 무료 | 이용료(학생) | 무료 | ||||||||||
강의개요본 단기강좌를 통하여, 초고속 Wireline Transceiver의 동작의 기본을 이해해본다. 특히 100Gbps 이상 급 유선 통신을 위하여 사용되고 있는 DSP-based Transmitter/Receiver 구조에 대해서 학습한다. Equalizer, Clocking (Generation, Recovery) 회로의 구성을 학습하며, 그 동작원리를 습득한다. 또한, Die-to-Die (D2D), 칩렛 인터페이스 등 최근 기술들의 동향에 대해서 살펴보고, 이를 위해 필요한 회로들에 대해서 학습한다. 사전지식전자회로1/2, 회로이론, 디지털집적회로, 아날로그집적회로 참고사항강의자료는 제공하지 않습니다 ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
|||||||||||||
강의자료 |
보기의 아이콘을 클릭하면 바로 시청 가능합니다.