Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
4 딥러닝 기초 및 설계 김동국/교수/전남대학교 2024.08.09
3 SystemVerilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
2 CMOS Analog 전자회로설계 최영식/교수/부경대학교 2018.02.20
1 아나로그 IC 설계 변영재 교수(울산과학기술대학교) 2015.03.17
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
274 [답변] Calibre PEX 후 오류

중간 과정에서 error가 발생하여 질문드립니다.   위 사진과 같이 PEX에 대한 ..

김신웅 22.11.23 10
273 [답변] Calibre PEX 후 오류

중간 과정에서 error가 발생하여 질문드립니다.   위 사진과 같이 PEX에 대한 ..

조인신 22.11.24 8
272 [답변] Calibre PEX 후 오류

중간 과정에서 error가 발생하여 질문드립니다.   위 사진과 같이 PEX에 대한 ..

김신웅 22.11.24 85
271 EDA툴 다운로드 중 오류

중간에 커넥션이 끊어집니다.학교 정보전산원 점검 결과 보안장비(방화벽, IPS등) 검출결..

선우정욱 22.11.17 15
270 [답변] EDA툴 다운로드 중 오류

중간에 커넥션이 끊어집니다.학교 정보전산원 점검 결과 보안장비(방화벽, IPS등) 검출결..

관리자 22.11.18 36
269 [답변] 라우터를 사용한 IP 라이센스 인증 문의

중간에 라우터 1개 더 있다고 해서 라이선스 서비스에 문제가 될것 같지는 않습니다. 그..

관리자 22.10.04 19
268 virtuoso 오류 관련

중간에 Base 경로를 추가하라는 메세지가 뜨지 않은 것을 제외하면 전부 설치가이드대로 ..

김승준 22.09.21 50
267 [답변] virtuoso 오류 관련

중간에 Base 경로를 추가하라는 메세지가 뜨지 않은 것을 제외하면 전부 설치가이드대로 ..

조인신 22.09.21 42
266 [답변] virtuoso 오류 관련

중간에 Base 경로를 추가하라는 메세지가 뜨지 않은 것을 제외하면 전부 설치가이드대로 ..

김승준 22.09.21 69
265 [답변] ASSURA DRC, LVS 과정 중 에러가 발생하여 질문드립니다.

중간에 PVS_DRC로 넘어가서 진행되는 것을 보아 사용하는 라이센스에 ASSURA가 포함되어..

이신우 22.08.17 27
264 [답변] ASSURA DRC, LVS 과정 중 에러가 발생하여 질문드립니다.

중간에 PVS_DRC로 넘어가서 진행되는 것을 보아 사용하는 라이센스에 ASSURA가 포함되어..

조인신 22.08.18 84
263 28n mpw 진행 관련하여 질문드립니다.

중간에 power를 공급해주어야 한다고 하셨는데 half의 경우 ring구성이 안되서 어떻게 해..

김용수 22.06.08 41
262 [답변] 28n mpw 진행 관련하여 질문드립니다.

중간에 power를 공급해주어야 한다고 하셨는데 half의 경우 ring구성이 안되서 어떻게 해..

선혜승 22.06.09 77
261 [전남대] [ 캠퍼스][답변] [전남대] OrCAD를 이용한 회로도 작성 및 PCB 설계 방법 ..

중간 중간 확인하고, 최종적으로 강의 종료 후 강의평가 , 퀴즈 진행하여 주시면 정상적..

채보라 22.01.18 74
260 [전남대] [ 캠퍼스][답변] [전남대 - CMOS 집적회로 설계공정] 수강 문의

중간 담당자가 체크하고, 최종적으로 강의종료 후 진행되는 강의 평가 및 퀴즈 진행하여 ..

채보라 22.01.18 59
259 computer arithmetic and VLSI signal processing 수강취소

중간에 생겨 수강이 불가능해졌습니다. 감사합니다.

이동찬 22.01.05 15
258 [답변] AMS Simulation Netlist 생성 실패 (동영상 첨부)

중간에 잘린 부분이 있는 것이 아니라 log가 저기에서 끊겨있습니다. 큰 Error 없이 Net..

이별준 22.01.07 35
257 [답변] AMS Simulation Netlist 생성 실패 (동영상 첨부)

중간에 잘린 부분이 있는 것이 아니라 log가 저기에서 끊겨있습니다. 큰 Error 없이 Net..

조인신 22.01.07 111
256 [답변] ICC2에서 파워 분리

중간에 이름을 다르게 하지 마시고   VDDH 라고 통일하는 것은 어떨까 합니다..

선혜승 22.01.03 21
255 [답변] ICC2에서 파워 분리

중간에 이름을 다르게 하지 마시고   VDDH 라고 통일하는 것은 어떨까 합니다..

문승현 22.01.03 12
1 2 3 4 5 6 7 8 9 10 20
자료실
  제목 작성자 작성일 조회
2 e2l-디지털시스템-논리회로 설계 및 실험

중간평가• 제9주Number system과 이진 덧셈기에 대하여 공부하고 여러 가지 덧셈기..

구재희 05.01.05 1078
1 e2l-디지털시스템-FIFO를 이용한 온도 감지 시스템 설계/직렬 통신을 이용한 FPGA ..

중간발표, 최종발표 등을 통하여 철저하게 관리하여 학점으로 연관시켜 교육한다. 키워..

구재희 04.12.30 1005
1
기타 게시판
구분 제목 작성자 작성일 조회
MPW공지사항 SF28-2402 회차 DB 제출 현황(02.14)

중간에 gds 파일을 변경한 팀, 서버 이슈로 업로드가 지연된 팀은 잘 확인 하시기 바랍니..

김연태 25.02.14 221
MPW공지사항 [SB130-2401] DB 제출 프로그램 오류 수정 및 마감일 연장 안내 (11.10 ..

중간에 DB 수정 역시 불가 합니다.    11월 10일 오전 9시까지 반드시 제출..

김연태 24.11.08 84
MPW공지사항 [SF28-2401] DB 제출 현황 (기준 : 24.09.23)

중간에 DK 변경 시 저에게 꼭 알려 주셔야 합니다.  - 패키지 신청팀은 칩코드 ..

김연태 24.09.09 1704
참여교수 성과 - 특허 반도체 테스트 방법 및 이를 이용한 장치

중간 명령어를 생성 및 제2 사이클 내의 입력 명령어들을 연산하여 제2 중간 명령어를 생..

강성호 24.02.23 5
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법

유현용 23.02.16 1
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법

유현용 23.02.16 1
참여교수 성과 - 특허 NAND 플래시 메모리와 SRAM이 융합된 NAS 메모리 셀 및 이를 이용한 NAS ..

중간과정도 거치지 않고, 선택된 모든 행에 대하여 한 번에 NAND Flash 스트링에서 SRAM ..

김윤 22.02.11 5
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법(2021.02.26)

유현용 22.02.10 9
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원부탁드립..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1281
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원 희망합니..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1225
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원 요청합니..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1231
참여교수 성과 - 특허 주입 동기 링 발진기 기반의 저전력 FSK 복조 장치 및 방법

중간 주파수(intermediate frequency, IF)를 이용하는 GFSK(Ga..

이정협 21.02.18 6
참여교수 성과 - 논문 금속층-중간층-반도체 소스/드레인 구조를 이용한 Enhancement mode n타..

유현용 17.10.27 2
참여교수 성과 - 특허 음의 고정전하 밀도 제어가 가능한 단결정 실리콘 태양전지의 패시베이션..

중간층으로서 산화아연 박막을 형성하는 단계를 포함하고, 상기 산화아연 박막의 두께를 ..

이가원 14.09.22 7
공지사항 2015년 정기 EDA Tool 수요조사 배분수량 공지 안내

중간의 “IDEC 참여내역”      -> “EDA Tool 신청내역”..

석은주 15.02.24 9769
1