Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
4 딥러닝 기초 및 설계 김동국/교수/전남대학교 2024.08.09
3 SystemVerilog를 이용한 검증 방법론 이중희 부교수(고려대) 2024.02.14
2 CMOS Analog 전자회로설계 최영식/교수/부경대학교 2018.02.20
1 아나로그 IC 설계 변영재 교수(울산과학기술대학교) 2015.03.17
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
94 [답변] [답변] Cadence Tool 설치 문의드립니다.

중간에 패키지 까는 것들은 다 하고 나서 툴도 다 설치가 되었는데  virtuoso나 명..

김하림 19.04.09 11
93 [답변] [답변] [답변] Cadence Tool 설치 문의드립니다.

중간에 패키지 까는 것들은 다 하고 나서 툴도 다 설치가 되었는데  virtuoso나 명..

조인신 19.04.09 5
92 [답변] [답변] [답변] [답변] Cadence Tool 설치 문의드립니다.

중간에 패키지 까는 것들은 다 하고 나서 툴도 다 설치가 되었는데  virtuoso나 명..

김하림 19.04.09 7
91 [답변] [답변] [답변] [답변] [답변] Cadence Tool 설치 문의드립니다.

중간에 패키지 까는 것들은 다 하고 나서 툴도 다 설치가 되었는데  virtuoso나 명..

조인신 19.04.09 37
90 [답변] 350nm PDK 및 License 관련 질문입니다.

중간에 설계자료(PDK) 다운로드 방법을 안내 하고 있습니다.     해당 F..

조인신 19.04.04 24
89 <Verilog HDL 언어 초급 및 설계 가이드라인> VOD강의 관련 문의

중간이 잘린것같습니다. 1시간 35분정도에 ppt 17페이지에서, data_type 이 중요하다고 ..

박은영 18.08.10 27
88 [답변] <Verilog HDL 언어 초급 및 설계 가이드라인> VOD강의 관련 문의

중간이 잘린것같습니다. 1시간 35분정도에 ppt 17페이지에서, data_type 이 중요하다고 ..

박남선 18.08.17 11
87 [답변] [답변] [답변] Synopsys License Error

중간에 보면 Cannot create lock file. Old lockfile exists. errno=13 (/var/tmp/locks..

조인신 18.08.09 15
86 [답변] [답변] [답변] [답변] Synopsys License Error

중간에 보면 Cannot create lock file. Old lockfile exists. errno=13 (/var/tmp/locks..

황진영 18.08.09 73
85 [답변] OS 버전질문

중간 버전과 7 초반 버전을 사용하고 있으며, cadence tool 을 사용하는데 문제는 없습..

조인신 18.08.06 20
84 [답변] [답변] OS 버전질문

중간 버전과 7 초반 버전을 사용하고 있으며, cadence tool 을 사용하는데 문제는 없습..

김진우 18.08.06 11
83 [답변] [답변] [답변] OS 버전질문

중간 버전과 7 초반 버전을 사용하고 있으며, cadence tool 을 사용하는데 문제는 없습..

관리자 18.08.06 9
82 [답변] [답변] [답변] [답변] OS 버전질문

중간 버전과 7 초반 버전을 사용하고 있으며, cadence tool 을 사용하는데 문제는 없습..

김진우 18.08.06 11
81 [답변] [답변] [답변] [답변] [답변] OS 버전질문

중간 버전과 7 초반 버전을 사용하고 있으며, cadence tool 을 사용하는데 문제는 없습..

관리자 18.08.07 22
80 [김준엽] synopsys 사의 tcad 툴 Sentaurus 을 설치하는도중 질문입니다.

중간에서 finish 메시지가 나와서 이상하여 여쭤봅니다. 원래보통은 프로그래스바가 끝..

김진우 18.07.23 19
79 [답변] synopsys 사의 tcad 툴 Sentaurus 을 설치하는도중 질문입니다.

중간에서 finish 메시지가 나와서 이상하여 여쭤봅니다. 원래보통은 프로그래스바가 끝..

조인신 18.07.23 6
78 [답변] MS180-1803회 180nm공정 사이즈 질문

중간에 saw 를 진행해야 해서 공간이 필요합니다.    [오영균 ]님의글 =====..

김연태 18.07.23 15
77 [답변] ICC 오류 문의

중간 단계에서도 줘야 되겠죠    감사합니다    [성병윤 ]님의..

선혜승 18.07.19 24
76 [지동우] SpectreVerilog PSS simulation error관련 문의

중간에 simulation이 멈춥니다.(첨부파일1) 그런데 시뮬레이션 돌리는 중에 메모리 ..

노진섭 18.07.14 17
75 [답변] SpectreVerilog PSS simulation error관련 문의

중간에 simulation이 멈춥니다.(첨부파일1) 그런데 시뮬레이션 돌리는 중에 메모리 ..

조인신 18.07.16 11
1 11 12 13 14 15 16 17 18 19 20
자료실
  제목 작성자 작성일 조회
2 e2l-디지털시스템-논리회로 설계 및 실험

중간평가• 제9주Number system과 이진 덧셈기에 대하여 공부하고 여러 가지 덧셈기..

구재희 05.01.05 1078
1 e2l-디지털시스템-FIFO를 이용한 온도 감지 시스템 설계/직렬 통신을 이용한 FPGA ..

중간발표, 최종발표 등을 통하여 철저하게 관리하여 학점으로 연관시켜 교육한다. 키워..

구재희 04.12.30 1005
1
기타 게시판
구분 제목 작성자 작성일 조회
MPW공지사항 SF28-2402 회차 DB 제출 현황(02.14)

중간에 gds 파일을 변경한 팀, 서버 이슈로 업로드가 지연된 팀은 잘 확인 하시기 바랍니..

김연태 25.02.14 221
MPW공지사항 [SB130-2401] DB 제출 프로그램 오류 수정 및 마감일 연장 안내 (11.10 ..

중간에 DB 수정 역시 불가 합니다.    11월 10일 오전 9시까지 반드시 제출..

김연태 24.11.08 84
MPW공지사항 [SF28-2401] DB 제출 현황 (기준 : 24.09.23)

중간에 DK 변경 시 저에게 꼭 알려 주셔야 합니다.  - 패키지 신청팀은 칩코드 ..

김연태 24.09.09 1704
참여교수 성과 - 특허 반도체 테스트 방법 및 이를 이용한 장치

중간 명령어를 생성 및 제2 사이클 내의 입력 명령어들을 연산하여 제2 중간 명령어를 생..

강성호 24.02.23 5
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법

유현용 23.02.16 1
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법

유현용 23.02.16 1
참여교수 성과 - 특허 NAND 플래시 메모리와 SRAM이 융합된 NAS 메모리 셀 및 이를 이용한 NAS ..

중간과정도 거치지 않고, 선택된 모든 행에 대하여 한 번에 NAND Flash 스트링에서 SRAM ..

김윤 22.02.11 5
참여교수 성과 - 특허 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

중간층을 형성하는 터널링 소자 제작 방법(2021.02.26)

유현용 22.02.10 9
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원부탁드립..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1282
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원 희망합니..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1226
개설 희망 강좌 신청 [ 캠퍼스][답변] 집적회로 설계 기초 및 저전력 설계 기법 증원 요청합니..

중간에 수강취소로 여석이 발생하는 경우가 왕왕 있으니 추이를 지켜봐 주시기 바랍니다..

박수견 22.02.07 1232
참여교수 성과 - 특허 주입 동기 링 발진기 기반의 저전력 FSK 복조 장치 및 방법

중간 주파수(intermediate frequency, IF)를 이용하는 GFSK(Ga..

이정협 21.02.18 6
참여교수 성과 - 논문 금속층-중간층-반도체 소스/드레인 구조를 이용한 Enhancement mode n타..

유현용 17.10.27 2
참여교수 성과 - 특허 음의 고정전하 밀도 제어가 가능한 단결정 실리콘 태양전지의 패시베이션..

중간층으로서 산화아연 박막을 형성하는 단계를 포함하고, 상기 산화아연 박막의 두께를 ..

이가원 14.09.22 7
공지사항 2015년 정기 EDA Tool 수요조사 배분수량 공지 안내

중간의 “IDEC 참여내역”      -> “EDA Tool 신청내역”..

석은주 15.02.24 9770
1