| IP명 | Multi Stage Noise Shaping Delta-Sigma Modulator | ||
|---|---|---|---|
| Category | Analog | Application | 통신용 IC |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 160MHz |
| 검증단계 | Silicon | 참여공정 | MS180-1505 |
| IP개요 | 본 제안서에서는 고속 데이터 신호처리를 위한 Multi Stage Noise Shaping Delta-Sigma Modulator를 제안한다. Delta-Sigma Modulator는 Delta-Sigma Modulator와 Decimation으로 구성되는 Delta-Sigma analog-to-digital converter (ADC)에서 ADC의 성능에 가장 주요한 역할을 하는 블록이다. Delta-Sigma Modulator는 회로 구성 대부분이 Analog 회로이기 때문에 공정 parameter와 온도와 같은 외부요인에서도 일정한 성능을 낼 수 있는 숙련된 설계 테크닉을 요구한다. 그림 2와 같이 설계하고자 하는 Multi Stage Noise Shaping Delta-Sigma Modulator는 discrete-time modulator로써 sampling 동작이 filter앞에서 이루어진다. continuous-time modulator에 비해 excess loop delay, clock jitter, process variation으로 인한 성능저하가 적다는 장점이 있다. |
||
|
- 레이아웃 사진 -
|
|||