| IP명 | 25Gb/s interpolating Clock data recovery with multi-phase BBPD | ||
|---|---|---|---|
| Category | Analog | Application | mm-wave, High speed communication |
| 실설계면적 | 1㎛ X 1㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 10GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1501 |
| IP개요 | 클록 생성을 위한 VCO 설계의 부담을 덜기 위하여 quad-rate 의 구조를 택하였고, 동작속도를 높이기 위하여 Bang-Bang PD와 V-I converter 회로를 사용하였다. 또한 Settling time을 줄여 발생하는 data 손실을 줄일 수 있도록 dual-loop 구조를 VCO와 interpolator를 이용하여 설계하였다 |
||
|
- 레이아웃 사진 -
|
|||