| IP명 | An Area Efficient Reconfigurable CORDIC | ||
|---|---|---|---|
| Category | Mixed | Application | DSP |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 100Hz |
| 검증단계 | Silicon | 참여공정 | SS65-1501 |
| IP개요 | 제안하는 CORDIC은 기존의 CORDIC과 비교해 area 관점에서 efficiency를 증대한 것이 특징으로서 두 multi-mode, multi-trajectory를 결합한 reconfigurable CORDIC으로 볼 수 있다. 이런 구조를 통해 연산을 처리하는 경우, hardware의 면적을 줄일 수 있고, 더불어 전력, 에너지 소모도 감소하게 된다. 이는 CORDIC을 사용하는 회로의 전체적인 성능 향상에 기여할 수 있음을 나타낸다. | ||
|
- 레이아웃 사진 -
|
|||