| IP명 | time amplifier for TDC circuit | ||
|---|---|---|---|
| Category | Analog | Application | TDC circuit |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 3GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1403 |
| IP개요 | 본 공정과정서 설계된 회로는 동일한 전압 차 정보를 활용하여, Buffer chain의 stage수에 따라서 gain을 결정하기 때문에 gain accuracy를 높게 가져갈 수 있다. 또한, charging speed를 조절해 input time range역시 가변이 가능하다. 무엇보다 gain이 Buffer chain의 stage수에 비례하기 때문에 높은 gain을 가지는데 용이하며, 각 stage의 출력을 선택적으로 얻을 수 있기 때문에 동시에 다중 gain 출력을 가질 수 있다. | ||
|
- 레이아웃 사진 -
|
|||