| IP명 | Background Calibration을 적용한 고속 및 고해상도 Time-interleaved ADC 설계 및 선형성 보상 기법 | ||
|---|---|---|---|
| Category | Mixed | Application | 고속 통신 |
| 실설계면적 | 1㎛ X 1.2㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 16Hz |
| 검증단계 | Silicon | 참여공정 | HM-2403 |
| IP개요 | 본 IP는 current bias 기반 Dither를 통하여 Time_interleaved ADC에서 발생하는 gain, offset mismatch 등을 calibration하고 단일 슬라이스의 선형성을 개선시키려 한다. Pipelined ADC로 single slice를 구현하였고 전류 보상 기법을 통하여 선형성을 올린 후 TIADC의 background calibration을 구현하였다. | ||
- 레이아웃 사진 -
|
|||