| IP명 | On-chip VRM 노이즈 분석회로 | ||
|---|---|---|---|
| Category | Analog | Application | On-chip VRM 회로 측정 및 모델링 |
| 실설계면적 | 2.35㎛ X 2.35㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 1GHz |
| 검증단계 | Silicon | 참여공정 | DB110-1402 |
| IP개요 | 단일 칩에 다양한 기능들이 내장되고, 이들을 동시에 동작시키기 위해서는 다양한 전압레벨의 전력 공급이 필요하다. 이를 위해 일반적으로 Voltage Regulator Module (VRM)이 많이 사용된다. 본 MPW에서는 On-chip VRM이 회로의 performance에 주는 영향을 측정하는 패턴을 설계할 계획이다. 설계 회로는 크게 On-chip VRM과 Aggressor buffer 그리고 Victim buffer의 세 파트로 나뉜다. 커다란 사이즈의 Aggressor buffer가 동작하면 그 Switching current에 의해 PDN에 노이즈가 발생한다. 이 PDN Noise에 의해 같은 PDN을 공유하고 있는 Victim buffer가 영향을 받아 performance가 떨어지게 된다. 본 설계회로의 목표는 이 때 On-chip VRM의 설계에 따라 PDN noise가 어떻게 변하는지, 더 나아가서는 Victim buffer의 performance가 어떻게 변하는지를 측정, 비교 및 분석하는 것이다. |
||
|
- 레이아웃 사진 -
|
|||