| IP명 | Distributed Power Delivery Network based on Adaptive-biased Low Dropout Regulators | ||
|---|---|---|---|
| Category | Analog | Application | PMIC |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 0.4V |
| IP유형 | Hard IP | 동작속도 | 10GHz |
| 검증단계 | Silicon | 참여공정 | SS28-2402 |
| IP개요 | 본 설계는 4개의 LDO core를 사용한 분산형 구조의 low power Analog LDO를 설계하는 것을 목표로 한다. Core size는 3.75mm x 1.25mm, 각 core는 0.4V 입력전압에서 0.3V 이하의 출력전압을 지원하며, 100uA-3mA의 넓은 scale의 부하전류를 지원하고 이와 동시에 99.9%의 전류 효율을 달성한다. | ||
- 레이아웃 사진 -
|
|||