| IP명 | DRAM sense amplifier개발 및 array 수준의 동작 확인 | ||
|---|---|---|---|
| Category | Analog | Application | memory |
| 실설계면적 | 5㎛ X 5㎛ | 공급 전압 | 5V |
| IP유형 | Hard IP | 동작속도 | 10MHz |
| 검증단계 | Silicon | 참여공정 | DB180-2401 |
| IP개요 | 는 최근 정보의 집적도의 증가로 인해 기존 컴퓨팅 방식인 Von Neumann구조에서 bottleneck 문제가 발생하여서 CPU와 memory사이의 데이터 전송율이 낮아지는 현상이 존재한다. 따라서 DRAM request의 병렬화를 통해 대기시간을 줄여 빠른 정보처리를 할 수 있는 방식에 대한 연구가 많이 진행되고 있다. |
||
- 레이아웃 사진 -
|
|||