| IP명 | Low-Noise Digital Phase Locked Loop using Reference Multiplier | ||
|---|---|---|---|
| Category | Mixed | Application | Commuication |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 2GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1402 |
| IP개요 | Low-Noise Digital Phase Locked Loop using Reference Multiplier | ||
|
- 레이아웃 사진 -
|
|||