| IP명 | CMOS Image Sensor의 저전력 동작을 위한 SS-ADC의 Counter Scheme | ||
|---|---|---|---|
| Category | Mixed | Application | Image Sensor |
| 실설계면적 | 5㎛ X 14㎛ | 공급 전압 | 3.3V |
| IP유형 | Firm IP | 동작속도 | 100MHz |
| 검증단계 | Silicon | 참여공정 | HM-2303 |
| IP개요 | 상기 칩은, CMOS Image Sensor의 저전력 동작을 위한 SS-ADC 시스템을 포함하여, 픽셀의 Cell 단위 검증 및 주변 IP의 검증 회로가 포함되어 있다. 1) 5mm x 5mm의 면적에는 CIS의 저전력 동작을 위한 SS_ADC가 포함된 시스템이 포함되어 있다. 해당 회로에는 기존 Conventional한 구조 및, 제안한 기법을 비교하기 위한 회로가 내장되어 있으며, 설계된 DB는 DB-Out 이후, 2-3개월간 PCB 제작 및 Test 환경을 구축 할 예정이며, FPGA Module을 활용하여 최종 검증한다. 2) Cell 단위 검증에서는, 3mm x 2.5mm의 크기로 설계되었으며, 본 칩은 픽셀 어레이 검증을 위해 제작되었다. 3) 0.7mm x 2.5mm의 크기로 설계되었으며, LDO / Current Reference / ADC 주변 회로 등, ADC를 동작시키기 위한 주변 회로를 검증하기 위한 면적으로 설계되었다. 4) 4.3mm x 2.5mm의 크기로 설계되었으며 이미지 센서 픽셀의 TEG 방식 설계를 통한 감도 확인을 위해 설계되었다. 5) 8mm x 2.5mm의 크기로 설계되었으며 Column Parallel 구조의 SS-ADC 성능 측정을 위해 설계 되었다. |
||
- 레이아웃 사진 -
|
|||