| IP명 | 고속 유무선 통신 시스템을 위한 Complementary Dynamic Amplifier 기반 Time-Interleaved SAR ADC 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | Analog to Digital Converter |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.0V |
| IP유형 | Hard IP | 동작속도 | 4GHz |
| 검증단계 | Silicon | 참여공정 | SS28-2302 |
| IP개요 | 본 설계는 SerDes 유선 통신 시스템 및 근거리 칩 간 무선 통신 시스템을 위한 고속 저전력 time-interleaved (TI) analog-to-digital converter (ADC)에 대한 것이다. 고속 저전력 데이터 변환을 실현하기 위하여, complementary dynamic amplifier 기반의 단일 채널에서 1GS/s 데이터 변환이 가능한 8-bit asynchronous pseudo-loop-unrolled SAR ADC 구조를 제안하였으며, 이러한 SAR ADC는 4채널 TI ADC의 sub-ADC로 사용된다. | ||
- 레이아웃 사진 -
|
|||