| IP명 | Self-Enabled Write Assist Cells for High Density SRAM array in Resistance Dominated Technology Node. | ||
|---|---|---|---|
| Category | Mixed | Application | Foundry Application |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 10MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2302 |
| IP개요 | SRAM 수요 급증에 따라 기술 축소로 인한 저항 증가로 쓰기 능력이 감소하는 문제를 해결하기 위한 SEWACs assist 회로 및 주변 회로를 포함한다. 이 회로는 셀 호환 레이아웃을 통해 최소한의 면적 증가를 가진다. 또한, 추가적인 write path로 인해 쓰기 수율 저하 완화 및 쓰기 속도 개선을 이루어 낼 수 있다. 이로써 SEWACC는 고밀도 SRAM에서의 쓰기 능력 저하에 대한 효과적인 해결책을 제공한다. | ||
- 레이아웃 사진 -
|
|||