| IP명 | A Single-Ended NRZ Receiver Using High-Pass Filter to Reduce Clock Frequency | ||
|---|---|---|---|
| Category | Analog | Application | 메모리 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | 동작속도 | 5GHz | |
| 검증단계 | Silicon | 참여공정 | SS28-2302 |
| IP개요 | Clock Frequency를 줄이기 위하여 High-pass filter를 이용해 data-edge를 sampling하여 decoding하는 메모리 인터페이스용 RX | ||
- 레이아웃 사진 -
|
|||