| IP명 | Fault-tolerant Master-Slave Core System | ||
|---|---|---|---|
| Category | Digital | Application | 프로세서 |
| 실설계면적 | 1.71㎛ X 1.2㎛ | 공급 전압 | 3.3 (pad), 1.2 (die)V |
| IP유형 | Hard IP | 동작속도 | 250MHz |
| 검증단계 | Silicon | 참여공정 | SS65-1402 |
| IP개요 | 본 설계에서는 신호 간 간섭이 심하고 외부 노이즈로 인한 전기적 오류가 발생할 확률이 높은 환경에서 안정적으로 동작할 수 있는 오류에 강인한 플랫폼을 개발하도록 한다. 본 플랫폼은 인공위성, 자동차 등의 응용 시스템에 적용하기 위하여 UART, I2C, SPI, CAN, Ethernet MAC을 포함한 다양한 peripheral 뿐만 아니라, 내성적(Fault-tolerant)인 기법으로 설계 되어 안정성을 확보한 코어와 빠른 응답 시간을 위한 효율적인 interrupt 처리 기법을 지원하는 코어를 포함한다. | ||
|
- 레이아웃 사진 -
|
|||