| IP명 | An adaptation for baud-rate ADC-Based CDR | ||
|---|---|---|---|
| Category | Analog | Application | I/O transceiver |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Soft IP | 동작속도 | 6GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1402 |
| IP개요 | 본 연구에서는 에 기능을 추가한 회로를 baud-rate ADC based CDR Adaptation Main 주축으로 과 을 측정하기위한 회로를 설계하는 것을 목표 , BER Frequency offset TEST 로 한다. 먼저 기법은 된 샘플들을 기반으로 데이터를 분석 blind sampling oversampling / 복원 해내기 때문에 복원된 의 위상과 데이터의 위상을 일치하도록 조정할 필 clock 요가 없고 그에 따라 전통적인 기법과는 대조적으로 좋은 특성을 가진다 , jitter . Blind sampling clock , 구조는 의 위상을 조정하지 않는 만큼 저장된 샘플들에서 데이터를 복원해 내려면 충분한 양의 샘플이 필요하고 따라서 이 반 , oversampling 드시 수반되어야 한다 보통 를 이용했을 경우 이상의 . binary sampler 3x oversampling ratio , binary sampler ADC sampler 가 필요하다고 알려져 있지만 대신 를 이용하면 까지 를 줄일 수 있는 것으로 보고되고 baud-rate oversampling ratio 있다 또한 를 적용할 경우 디지털 영역에서 을 하기 때문 . ADC sampler equalization 에 아날로그 영역에서보다 높은 양의 이 가능하게 되고 공정에 따른 compensation , 전력 면적 축소 공정 간 설계 이식 용이성 등 디지털 회로의 장점을 모두 가져갈 / , 수 있다 가 높을수록 에서 소모되는 전력량이 증가하기 때 . oversampling ratio ADC 문에 를 줄이는 것은 저전력 회로를 구현하는 것으로 귀결된다 oversampling ratio . |
||
|
- 레이아웃 사진 -
|
|||