| IP명 | Divider-less injction locked PLL | ||
|---|---|---|---|
| Category | Mixed | Application | Transceiver |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Soft IP | 동작속도 | 2GHz |
| 검증단계 | Silicon | 참여공정 | SS65-1402 |
| IP개요 | DIvider-less injection locked PLL로 spur-calibration 기능을 수행하여 향상된 phase noise 특성을 가지는 clock generation 회로 | ||
|
- 레이아웃 사진 -
|
|||