| IP명 | Efficient Implementation of Parallel Prefix Adder | ||
|---|---|---|---|
| Category | RF | Application | Advanced Mobile Application |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 100000000Hz |
| 검증단계 | FPGA | 참여공정 | SS65-1402 |
| IP개요 | Efficient Implementation of Parallel Prefix Adder for Advanced Mobile Application | ||
|
- 레이아웃 사진 -
|
|||