| IP명 | Adaptive circuit for reducing power supply noise considering thermal problems | ||
|---|---|---|---|
| Category | Analog | Application | CDN |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | 동작속도 | 500 MHz | |
| 검증단계 | Silicon | 참여공정 | MS180-1403 |
| IP개요 | 기본적으로 전원 (power/ground) 잡음에 의한 효과를 확인하기 위하여, 칩 내 부의 전원 분배 네트웍 (power distribution network)이 메쉬 (mesh)형태로 구현되 고 실제 칩 설계와 유사하게 칩내부에 캐패시턴스 소자를 추가하게 되며, 이 회로 는, 앞에서 설명된 CV-PTL에 사용하기 위한, 데이터 버퍼와 데이터 버퍼의 전원에 연결되는 voltage regulator회로와, 온도 영향을 최소화 하기 위해 설계한 클럭 분 배회로에 전원을 공급한다. 그리고, 실제 칩에 존재하는 여러 가지 회로에 존재하는 전기적 열적 효과를 근사화 하기 위해, 데이터 버퍼 및 열 소스 (heat source)가 되는 히터 회로를 포 함하게 된다. 버퍼 회로는 기존의 클럭 리피터와 유사한 형태의 버퍼가 사용되나, 잡음 소스 (noise source)로서의 영향을 보기위해 보다 큰 사이즈를 갖는 트랜지스 터로 구현되며, 열 소스는 길이를 통해 저항성분을 크게 갖도록 구현된 수동소자 형태로 구현되게 된다. |
||
|
- 레이아웃 사진 -
|
|||