| IP명 | Memristor-CMOS 프리미티브 IP 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | Cadence |
| 실설계면적 | 5㎛ X 4㎛ | 공급 전압 | 3.3V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | Simulation | 참여공정 | MS350-1401 |
| IP개요 | 두 멤리스터가 서로 연결되는 중간 노드는 출력으로 사용되며, 반대쪽은 입력으로 사용된다. 멤리스터 AND/OR 게이트에 인가되는 논리 입력 값에 따라 각 멤리스터의 멤리스턴스는 상호 보완적(complementary) 으로 변화 한다. 단일 멤리스터 AND/OR 게이트는 CMOS 논리 게이트와 결합하여, 디지털 회로 구성을 위한 멤리스터-CMOS 프리미티브 IP로 확장될 수 있다. | ||
|
- 레이아웃 사진 -
|
|||