| IP명 | A Calibration-Free 12b 50MS/s 0.18µm CMOS 2b/cycle SAR ADC with Minimized Comparator Offset Mismatch | ||
|---|---|---|---|
| Category | Analog | Application | AFE 회로 |
| 실설계면적 | 0.78㎛ X 0.66㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 50MHz |
| 검증단계 | Simulation | 참여공정 | MS180-1904 |
| IP개요 | 본 IP는 한 동작 주기에 2비트 디지털 코드를 출력하는 2b/cycle SAR ADC이다. 대칭적인 비교기 레이아웃 및 오프셋 상쇄기법을 이용하여 복잡한 오프셋 보정기법 없이 비교기 오프셋을 최소화 하였으며, 커패시터 열과 저항 열을 혼용한 C-R 하이브리드 DAC를 사용하여 DAC의 면적을 최소화 하였다. | ||
- 레이아웃 사진 -
|
|||