[성균관대] Verilog HDL를 이용한 디지털 회로설계 강의 부탁드립니다.. 2020.05.30. 15:09 김택수 (xo****) Veriog HDL을 이용하여 디지털 로직 설계에 대한 강의를 꼭 듣고싶습니다. STA, Synthesis, DFT 등 Verfication에 대한 부분도 부탁드립니다. 인쇄
김택수 (xo****)
인쇄 
