|
제목 |
작성자 |
작성일 |
조회 |
1998 |
[본센터] [본센터] PLL 설계와 jitter해석 온라인 개설 요청 |
오명진 |
23.07.06 |
1487 |
1997 |
[전남대] Verilog HDL 실습 및 HLS를 사용한 간단한 인공지능 시스템 구현_대기자 신청 |
김승수 |
23.07.06 |
2132 |
1996 |
[광운대] 반도체 공정관련수업을 개설희망합니다. |
김경현 |
23.07.06 |
2089 |
1995 |
[광운대] silvaco t-cad 교육 개설 문의합니다 |
이동현 |
23.07.05 |
1616 |
1994 |
[본센터] [Synopsys] SystemVerilog 교육 |
김경연 |
23.07.05 |
2075 |
1993 |
[한양대] 고속 DRAM 인터페이스 설계 강좌 증원신청 부탁드립니다 |
원정연 |
23.07.05 |
1588 |
1992 |
[한양대] 고속 DRAM 인터페이스 설계 증원 요청 합니다. |
진일범 |
23.07.04 |
2111 |
1991 |
[광운대] 저전력 집적회로 설계 기초 및 Hspice 활용 온라인 개설요청 |
최민욱 |
23.07.04 |
2204 |
1990 |
[전남대] Verilog HDL 실습 및 HLS를 사용한 간단한 인공지능 시스템 구현 |
김수연 |
23.07.04 |
2152 |
1989 |
[본센터] [Synopsys] 반도체 공정/소자 시뮬레이션을 위한 Synopsys TCAD 교육 |
오정호 |
23.07.04 |
2056 |
1988 |
[전남대] [전력용 반도체 소자 및 TCAD Simulation의 기초] 강의 희망합니다. |
김성현 |
23.07.03 |
1812 |
1987 |
[부산대] Verilog을 이용한 Digital System 설계 |
안수빈 |
23.07.03 |
2118 |
1986 |
┗[부산대] [ 캠퍼스][답변] Verilog을 이용한 Digital System 설계 |
윤성심 |
23.07.03 |
2079 |
1985 |
┗[부산대] [ 캠퍼스][답변] Verilog을 이용한 Digital System 설계 |
윤성심 |
23.07.03 |
1951 |
1984 |
[부산대] [부산대] [부산대]디지털회로설계 (RTL-to-GDSII) 실무를 위한 아날로그/디지털 집.. |
김준우 |
23.07.02 |
1964 |
1983 |
┗[부산대] [ 캠퍼스][답변] [부산대] [부산대]디지털회로설계 (RTL-to-GDSII) 실무를 위한 아.. |
윤성심 |
23.07.03 |
1401 |
1982 |
[전남대] Verilog HDL 실습 및 HLS를 사용한 간단한 인공지능 시스템 구현 |
이수빈 |
23.07.02 |
1956 |
1981 |
[전남대] [전남대] Verilog를 이용한 디지털 시스템 설계의 기초 온라인 증원 요청 |
석대근 |
23.06.30 |
1820 |
1980 |
┗[부산대] [ 캠퍼스][답변] [부산대]디지털회로설계 (RTL-to-GDSII) 실무를 위한 아날로그/디지.. |
윤성심 |
23.06.30 |
1611 |
1979 |
[전남대] CMOS 집적회로 설계공정 변경 요청 |
안수빈 |
23.06.27 |
1978 |