| 캠퍼스 | 금오공대-아카데미 | 구분 | 설계강좌 / Digital / 초급 / 이론+실습 | 신청중  |
||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | Verilog 문법 및 FPGA 설계 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2024-12-23 ~ 2024-12-24 | 신청 및 취소기간 |
재직자 : 2024-11-19 00:00 ~ 2024-11-25 23:59 전 체 : 2024-11-26 00:00 ~ 2024-12-17 23:59 |
|||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 5/20명 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 반도체 관련 분야 산업체 인력 및 학부생, 대학원생 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
디지털 논리회로 | |||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표Verilog의 문법을 익히고 간단한 회로를 FPGA에서 구현할 수 있다. 강의개요Verilog HDL의 기본 문법을 학습하고, 이를 바탕으로 간단한 디지털 시스템에 대한 RTL 설계와 시뮬레이션 검증 방법을 학습한다. Xilinx Vivado를 사용하여 RTL 설계와 시뮬레이션 검증을 실습하고, 또한 합성을 통해 FPGA 보드에 직접 구현하여 동작을 확인해 본다. 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소경북 구미시 대학로 61 국립금오공과대학교 디지털관 435호 담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||
신청중
로그인 후 신청 가능합니다.