| 캠퍼스 | 한양대-아카데미 | 구분 | 설계강좌 / Digital / 중급 / 이론+실습 | 마감 | ||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | FPGA 임베디드 시스템 구성하기--SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2024-11-25 ~ 2024-11-26 | 신청 및 취소기간 | 2024-11-03 00:00 ~ 2024-11-20 23:59 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 34/25명 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 산업체 재직자 및 대학원, 학부생 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
(필수) 디지털 로직 설계, Verilog HDL, C언어 (권장) 컴퓨터 구조 또는 마이크로프로세서 관련 (실습Tool) HW: DE1-SoC Board (Intel FPGA) SW: Quartus Prime, Questa, Eclipse |
|||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표⦁다양한 방식의 메모리 제어 예제를 통해 ‘시스템 버스’에 대해 이해한다. 강의개요⦁하드웨어 (RTL) 수준에서 SDRAM 테스트 로직 설계 <= 오픈소스 메모리 컨트롤러 IP 활용 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소한양대학교 에리카캠퍼스 담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.