Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 성균관대-아카데미 구분 설계강좌 / Digital / 중급 / 이론+실습 정원초과
강의제목 FPGA 임베디드 시스템 구성하기-SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용
강의일자 2024-11-20 ~ 2024-11-22 신청 및 취소기간 재직자 : 2024-10-18 00:00 ~ 2024-10-24 23:59
전  체  : 2024-10-25 00:00 ~ 2024-11-08 23:59
강의형태 대면 신청현황 25/15명
수강료(일반) 무료 수강료(학생) 무료
수강대상 재직자, 대학원생 및 학부생
사전지식
선수과목
- (필수) 디지털 로직 설계, Verilog HDL, C언어
- (권장) 컴퓨터 구조 또는 마이크로프로세서 관련
강의목표

⦁다양한 방식의 메모리 제어 예제를 통해 ‘시스템 버스’에 대해 이해한다.
⦁FPGA에 임베디드 시스템을 직접 구성하고, 여기에 간단한 메모리 테스트 프로그램을 작성해 본다.

강의개요

⦁단순 Block RAM (RTL) 및 테스트 로직 설계
⦁하드웨어 (RTL) 수준에서 SDRAM 테스트 로직 설계 <= 오픈소스 메모리 컨트롤러 IP 활용
⦁소프트웨어 수준에서 SDRAM 테스트 로직 설계 <= 임베디드 시스템 구성

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
♦ 보드가 제공되는 강의이므로 3일 전일 출석 가능하신 분만 신청하시기 바랍니다.

강좌상세
일자 2024-11-20 시간 10:00 ~ 12:00 강사 박근용 대표 (주)레디에이트
내용 ⦁단순 Block RAM 모듈 디자인
⦁(실습) 테스트 로직 설계, 시뮬레이션, FPGA 보드에서 동작 확인
일자 2024-11-20 시간 13:00 ~ 17:00 강사 박근용 대표 (주)레디에이트
내용 ⦁시스템 버스 (Wishbone)
⦁Wishbone 인터페이스에 호환되도록 Block RAM 모듈 수정
⦁(실습) 테스트 로직 설계, 시뮬레이션, FPGA 보드에서 동작 확인
⦁만약 메모리에 쓰고 읽는 데에 한 클럭 사이클 이상 시간이 걸린다면?
일자 2024-11-21 시간 10:00 ~ 12:00 강사 박근용 대표 (주)레디에이트
내용 ⦁SDRAM 메모리 컨트롤러 (오픈소스 IP)
⦁하드웨어 수준 SDRAM 테스트
일자 2024-11-21 시간 13:00 ~ 17:00 강사 박근용 대표 (주)레디에이트
내용 ⦁(실습) 테스트 로직 설계, 시뮬레이션, FPGA 보드에서 동작 확인
⦁NIOS 프로세서 및 임베디드 시스템 구성 소개
⦁Avalon-MM 버스
⦁Block RAM 모듈을 임베디드 시스템에 연결
⦁(실습) 시스템 구성, FPGA 보드에서 동작 확인
⦁(실습) NIOS 프로그램을 통해 Avalon-MM 버스에 신호 보내기
일자 2024-11-22 시간 10:00 ~ 12:00 강사 박근용 대표 (주)레디에이트
내용 ⦁SDRAM 컨트롤러를 임베디드 시스템에 연결
⦁(실습) 시스템 구성, 프로그램 코드 작성, FPGA 보드에서 동작 확인
일자 2024-11-22 시간 13:00 ~ 17:00 강사 박근용 대표 (주)레디에이트
내용 ⦁메모리 테스트 알고리즘 (March test)
⦁소프트웨어 수준 SDRAM 테스트
⦁(실습) 임베디드 시스템 구성, 프로그램 코드 작성, FPGA 보드에서 동작 확인
⦁메모리 refresh 동작을 수행하지 못하도록 메모리 컨트롤러 모듈을 수정 (고의적인 데이터 손실 현상 유도)
⦁(실습) 메모리 테스트 중 실제로 에러가 감지되는지 확인
강의장소
담당자 연락처
  • 성균관대-아카데미 담당자 : 오소영
  • 연락처 : 031-299-4629
  • 이메일 : ohsy0787@skku.edu

     정원초과

로그인 후 신청 가능합니다.