Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 성균관대-아카데미 구분 설계강좌 / Analog / 중급 / 이론 마감
강의제목 PLL과 지터 해석
강의일자 2024-11-11 ~ 2024-11-13 신청 및 취소기간 재직자 : 2024-10-17 00:00 ~ 2024-10-23 23:59
전  체  : 2024-10-24 00:00 ~ 2024-11-04 23:59
강의형태 대면 신청현황 35/35명
수강료(일반) 무료 수강료(학생) 무료
수강대상 재직자, 대학원생 및 학부생
사전지식
선수과목
아날로그 전자회로
강의목표

PLL의 이론 및 구성 블록들의 기능과 지터 해석 방법을 이해하고, Analog PLL과 Digital PLL의 설계 방법을 배운다.

강의개요

다양한 주파수를 생성할 수 있는 PLL의 기본 개념과 성능의 한계를 루프 해석을 통해 이해하고, 이들을 구성하는 회로들의 역할과 실제적인 설계과정에서의 잠재적 문제점과 해결 방법을 알아본다. 또한, 성능의 평가를 위한 위상잡음과 지터의 개념을 배운다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
♦ 3일 전일 출석 가능하신 분들만 신청하시기 바랍니다.

강좌상세
일자 2024-11-11 시간 10:00 ~ 12:00 강사 심재윤 교수 포항공과대학교
내용 ○ 전체적인 PLL의 개념 이해
일자 2024-11-11 시간 13:00 ~ 16:00 강사 심재윤 교수 포항공과대학교
내용 ○ 아날로그 회로의 피드백 이론 리뷰
○ 아날로그 PLL의 구성
일자 2024-11-12 시간 10:00 ~ 12:00 강사 심재윤 교수 포항공과대학교
내용 ○ PLL 개별 블록 설계의 이해
일자 2024-11-12 시간 13:00 ~ 16:00 강사 심재윤 교수 포항공과대학교
내용 ○ 위상 잡음 해석
○ 지터의 종류와 관계 해석
일자 2024-11-13 시간 10:00 ~ 12:00 강사 심재윤 교수 포항공과대학교
내용 ○ Digital PLL 개론
일자 2024-11-13 시간 13:00 ~ 16:00 강사 심재윤 교수 포항공과대학교
내용 ○ Digital PLL 잡음 해석
○ 저잡음 디지털 PLL 설계
강의장소

성균관대학교 자연과학캠퍼스 기초학문관 51152호

-->
담당자 연락처
  • 성균관대-아카데미 담당자 : 오소영
  • 연락처 : 031-299-4629
  • 이메일 : ohsy0787@skku.edu

     마감

로그인 후 신청 가능합니다.