강의목표
본 강의에서는 시스템반도체 설계 과정 중 테스트 용이화 설계 (DFT: design for testability)의 기초 이론을 설명한다. 시스템 반도체 회로 설계 과정 중 테스트 용이화 설계가 왜 필요한지, 반도체 defect을 어떤 고장 모델로 모델링하는 지부터 시작해서, 실제 디자인에 널리 사용되고 있는 대표적인 테스트 용이화 설계 기법인 scan, memory BIST(Built-in Self-Test), 그리고 test access 기술을 종합적으로 이해하는 것을 목표로 한다.
강의개요
첫째날은 테스트 용이화 설계의 개념적 용어 정리와 반도체의 defect, 그리고 defect의 논리적인 모델링인 고장 모델에 대해 소개한다. 또한 로직 회로를 테스트하기 위한 대표적인 DFT 설계 기법인 scan에 대해 필요성부터 시작해서 회로 구현, 그리고 동작 원리까지 살펴보도록 한다. 둘째날은 시스템반도체에 내장된 메모리에 대한 대표적 DFT 설계 기법인 memory BIST에 대해 소개한다. Memory의 고장 모델이 Logic의 고장 모델과 어떻게 다른지 살펴보고, 메모리의 고장을 검출하기 위한 테스트 패턴을 공부한다. 또한 내장된 메모리를 자체 테스트하기 위한 BIST 회로의 구성과 이를 이용한 redundancy analysis 기술을 이해한다.
마지막 셋째날은 테스트 대상에 대해 효과적인 테스트 접근을 제공하기 위한 테스트 표준들을 이해한다. 보드 수준에서 테스트 대상 칩에 효과적인 테스트 접근을 제공하기 위한 IEEE 1149.1 경계 주사 표준부터 시작해서, SoC 내부 코어에 대해 테스트 접근 제공을 위한 IEEE 1500 및 IEEE 1687 표준 구조를 살펴본다. 이들3가지 표준 (IEEE1149.1, IEEE 1500, IEEE 1687)을 서로 비교하여 각각 어떤 특징이 있는지 이해하도록 한다. 마지막으로 최근 반도체 설계 및 제조 방법론으로 중요하게 조명되고 있는 3D-IC 에 대해 효과적으로 테스트 접근을 위한 IEEE 1838 표준의 개념을 이해할 수 있도록 한다.
참고사항
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
강좌상세
| 일자 |
2024-08-21 |
시간 |
10:00 ~ 12:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ DFT (Design for Testability) overview
- 반도체 테스트 문제의 기하급수 특성
- 반도체의 defect 및 고장 모델 (fault modeling)
- 조합회로 (combinational circuit)에 대한 테스트 생성 (ATPG)
|
| 일자 |
2024-08-21 |
시간 |
13:00 ~ 17:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ Logic 테스트를 위한 DFT 기법 – scan design
- scan이란 무엇인가?
- scan protocol
- scan design rule
- Delay fault model 및 At-speed testing
- Test compression technique for test data volume reduction
|
| 일자 |
2024-08-22 |
시간 |
10:00 ~ 12:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ 내장된 메모리 테스트를 위한 DFT 기법 - Memory BIST
- 내장된 메모리 테스트의 특성
- BIST(Bulit-In Self-Test) DFT 기법이란 무엇인가?
- Memory fault model
- Memory test pattern
|
| 일자 |
2024-08-22 |
시간 |
13:00 ~ 17:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ 내장된 메모리 테스트를 위한 DFT 기법 - Memory BIST
- Memory BIST architecture 및 hardware building block 이해
- BIRA (Built-in Repair Analysis)의 이해 및 SoC의 memory repair 구현
- BISR (Built-In Self Repair)의 개념 이해
- Memory 고장 분석
|
| 일자 |
2024-08-23 |
시간 |
10:00 ~ 12:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ Board 수준의 테스트를 위한 IEEE1149.1 표준 (boundary scan)이해
- Motivation for boundary scan
- Device level IEEE 1149.1 architecture
- Operation of TAP controller
- Use at board level test
○ System on Chip 테스트 접근을 위한 IEEE1500의 이해
- IEEE 1500 core test standard architecture
- Example of a 1500-wrapped core
- Relationship of IEEE 1500 and 1149.1
|
| 일자 |
2024-08-23 |
시간 |
13:00 ~ 17:00 |
강사 |
송동섭 부교수 호서대학교 |
| 내용 |
○ System on Chip의 계층적 테스트를 위한 IEEE 1687 (IJTAG) 표준의 이해
- IEEE 1687 evolution, scope, motivation
- Use at System-on-Chip for hierarchical test access
○ 3D-IC 테스트를 위한 IEEE 1838 표준의 이해
- Challenges of 3D-IC (multi-die systems)
- Architecture of IEEE 1838
- Use at multi-die systems
|
강의장소
연세대학교 신촌캠퍼스 제 4공학관 D602호 (4층)
담당자 연락처
|
