Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 광운대-아카데미 구분 설계강좌 / Digital / 중급 / 이론+실습 마감
강의제목 SystemVerilog Basic - Assertion and API
강의일자 2024-08-29 ~ 2024-08-30 신청 및 취소기간 재직자 : 2024-08-14 00:00 ~ 2024-08-20 23:59
전  체  : 2024-08-21 00:00 ~ 2024-08-22 23:59
강의형태 대면 신청현황 19/25명
강의형태 온라인 신청현황 78/60명
수강료(일반) 무료 수강료(학생) 무료
수강대상 재직자, 대학원생, 학부
사전지식
선수과목		 Verilog, SystemVerilog basic
강의목표

SystemVerilog HDL은 Design, Assertion, 그리고 Testbench로 구성된 종합 Hardware 설계 언어이다. 본 강의에서는 이 중에서 Assertion 언어를 대상으로 그 개념과 동작 원리, 사용법 등을 살펴보고, PLI/VPI/DPI 등의 Application Programming Interface (API) 기법을 살펴본다. 특히, AMBA protocol에 대한 Assertion적용법과 간단한 API 실습을 통하여 설계 업무 효율화 방안 등을 알아본다.

강의개요

1.Property and assertion
2.Immediate assertions
3.Deferred assertions
4.SystemVerilog scheduling of assertions
5.Concurrent assertions
6.AMBA design with assertions
7.API (PLI/VPI/DPI)
8.Assertion/API code exercise

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2024-08-29 시간 10:00 ~ 17:00 강사 민병언 교수 서강대학교
내용 [오전 시간 : 10:00 ~ 12:00]
○ Property and assertions
○ Immediate assertions
[오후 시간 : 13:00 ~ 17:00]
○ Deferred assertions
○ Verilog scheduler
○ SystemVerilog scheduling for assertion
○ Assertion 실습 I
일자 2024-08-30 시간 10:00 ~ 17:00 강사 민병언 교수 서강대학교
내용 [오전 시간 : 10:00 ~ 12:00]
○ AMBA design and assertions
○ Assertion 실습 II
[오후 시간 : 13:00 ~ 17:00]
○ API concept
○ PLI/VPI routines
○ DPI routines
○ API 실습
강의장소

광운대학교 비마관 528호

담당자 연락처
  • 광운대-아카데미 담당자 : 윤지원
  • 연락처 : 02-940-8487
  • 이메일 : yoon123@kw.ac.kr

     마감

로그인 후 신청 가능합니다.