| 캠퍼스 | 성균관대-아카데미 | 구분 | 설계강좌 / Digital / 초중급 / 이론+실습 | 마감 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | AMD Xilinx FPGA HW 구성 이해 및 설계 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2024-07-23 ~ 2024-07-25 | 신청 및 취소기간 |
재직자 : 2024-07-04 00:00 ~ 2024-07-10 23:59 전 체 : 2024-07-11 00:00 ~ 2024-07-19 23:59 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 15/15명 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 재직자, 대학원생, 학부생 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
디지털 논리 회로 이해 HDL(VHDL, Verilog) 기본 지식 및 Xilinx FPGA 사용 경험 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표- 7-Series FPGA 아키텍쳐 이해를 통한 디자인 구성 강의개요Xilinx Vivado SW 이해를 기반으로 프로젝트 진행 및 7-Series FPGA의 Architecture 이해를 통해 실습을 하며, HDL 설계 실습을 통한 로직 설계 기반으로 디자인을 FPGA에 다운로드 하여 로직 검증 및 디버깅을 한다. 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소성균관대학교 자연과학캠퍼스 산학협력센터 85731호
-->
담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.