| 캠퍼스 | 경북대-아카데미 | 구분 | 설계강좌 / Digital / 초중급 / 이론+실습 | 마감 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | RTL-to-GDSII 실무를 위한 디지털 집적회로 이론 및 설계 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2024-06-18 ~ 2024-06-20 | 신청 및 취소기간 |
재직자 : 2024-05-22 00:00 ~ 2024-05-28 23:59 전 체 : 2024-05-29 00:00 ~ 2024-06-16 23:59 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 29/30명 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 전기, 전자, 정보통신 관련 산업체 인력 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
논리회로, MOSFET 구조 및 동작원리 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표본 강좌에서는 다음의 내용을 다루게 되며, 이론에 대한 산업적 이해 및 그리고 이에 해당하는 tool들이 어떻게 연계되는지를 이해하며 사용하는 것을 그 목표로 합니다. 강의개요본 강좌는 반도체 (IC) 설계의 여러 단계 중 '물리적 설계 (physical design)'를 하는 방법을 다룹니다. 물리적 설계란, 디지털 IC를 설계하는 기본적인 구성요소인 논리 게이트 (standard cell), 및 메모리 (SRAM)를 직접 실리콘 칩에 배치하고 연결하는 매우 중요한 과정입니다. 본 강좌에서는 논리적 설계에서 HDL로 디지털 회로의 코딩이 완료되면 (RTL), 이를 바탕으로 논리 게이트로 합성 (synthesis) 후 직접 배치 및 연결 (place & route) 하여 최종 분석 (sign-off) 하는 일련의 과정을 배우게 됩니다. 본 수업은 Synopsys 사의 tool들을 이용하여 이 모든 과정들이 어떻게 이루어지는지를 실제 사용 예를 통해 실습 하며, RTL에서 최종 물리설계의 결과물인 GDSII를 (RTL-to-GDSII) 추출하는 과정을 실습하는 것을 통해 반도체 산업 현장에서 사용되는 기술을 배우는 것을 그 목표로 합니다. 참고사항♦ (중요!!) 이 수업은 대면강의 수업입니다. Online수업과 혼동없으시기 바랍니다. 강좌상세
강의장소6월 18일 - 경북대 IT대학2호관 214호 담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.