Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 고려대-아카데미 구분 설계강좌 / Mixed / 초중급 / 이론 마감
강의제목 초고속 인터페이스 송수신기 회로 설계
강의일자 2024-07-18 ~ 2024-07-19 신청 및 취소기간 재직자 : 2024-06-11 00:00 ~ 2024-06-17 23:59
전  체  : 2024-06-18 00:00 ~ 2024-07-11 23:59
강의형태 대면 신청현황 14/20명
강의형태 온라인 신청현황 58/50명
수강료(일반) 무료 수강료(학생) 무료
수강대상 반도체 관련 전공 재직자, 대학원생, 학부생
사전지식
선수과목
전자회로
강의목표

고속 인터페이스용 송수신기 회로의 전반적인 구조 및 동작 원리를 습득하고, 배경 이론 및 기본적인 설계 방법론에 대해 이해한다.

강의개요

본 강의에서는 고속 인터페이스를 구성하는 이퀄라이저, SERDES, 클럭 회로에 대한 내용을 다루며, 기본 구조, 동작 원리, 최신 기술 동향 및 설계 방법론에 대해 다룬다.

참고사항

♦ (!중요!) 대면 강의는 점심 식사가 제공됩니다. 부득이하게 참석이 불가능할시 반드시 신청기한 내에 수강취소 부탁드립니다.
♦ (!중요!) 강의안내(zoom url 포함)는 강의 1일전 메일로 안내되고 있으니, 메일함(스팸메일함)을 확인하여 주시기 바랍니다.
♦ (!중요!) 재직자 우선 신청 강의입니다. 비재직자 신청은 강의 6일전~4일전 (7.12 ~ 7.14) 에 가능합니다.

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2024-07-18 시간 10:00 ~ 12:00 강사 한재덕 조교수 한양대학교
내용 ○ 고속 인터페이스의 종류 및 기술 동향
일자 2024-07-18 시간 13:00 ~ 17:00 강사 한재덕 조교수 한양대학교
내용 ○ 고속 인터페이스의 구조
○ 송신기 신호처리 회로 구조
일자 2024-07-19 시간 10:00 ~ 12:00 강사 한재덕 조교수 한양대학교
내용 ○ 수신기 신호처리 회로 구조
일자 2024-07-19 시간 13:00 ~ 17:00 강사 한재덕 조교수 한양대학교
내용 ○ 송신기 클럭 회로 구조
○ 수신기 클럭 회로 구조
강의장소

고려대 IDEC 아카데미 강의실 (창의관 B129호)

담당자 연락처

     마감

로그인 후 신청 가능합니다.