Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 전남대-아카데미 구분 Tool강좌 / Mixed / 중급 / 이론+실습 마감
강의제목 High-speed Data Converter 이론 및 실습
강의일자 2024-01-31 ~ 2024-02-02 신청 및 취소기간 재직자 : 2024-01-03 00:00 ~ 2024-01-09 23:59
전  체  : 2024-01-10 00:00 ~ 2024-01-26 23:59
강의형태 대면 신청현황 21/29명
수강료(일반) 무료 수강료(학생) 무료
수강대상 산업체 재직자, 대학원생 및 학부 3/4학년
사전지식
선수과목
이론: 전자회로, 디지털 논리회로
실습: Cadence virtuoso 및 spectre simulation
강의목표

저전력 고속 SAR ADC 구조들을 살펴보고, 이를 이용한 저전력 고속 time-interleaved(TI) ADC에 대해서 이해함으로써, Giga Hertz 이상의 고속Data Converter(ADC) 및 혼성신호 집적회로 설계 역량 강화를 목표로 한다.

강의개요

본 강의는 Nyquist data converter에 대한 기본 동작 원리와 최신 설계 동향을 살펴보고, 이론 및 설계 실습을 바탕으로 고속 Time-Interleaved(TI) ADC를 구현하기 위한 설계 요소들을 다룬다. 먼저, 저전력 구현이 용이한 SAR ADC 구조를 이해하고, 데이터 변환 속도 개선을 위한 다양한 SAR ADC 구조들에 대해서 알아본다. 또한, 데이터 변환 속도가 개선된 SAR ADC 구조를 기반으로 고속 TI ADC를 설계해 봄으로써, TI ADC에서 발생 가능한 성능저하 요인들을 살펴보고, 이를 개선하기 위한 방법들에 대해서 학습한다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2024-01-31 시간 10:00 ~ 12:00 강사 오동렬 조교수 제주대학교
내용 ○ Data converter 소개 및 SAR ADC 기초 이론
일자 2024-01-31 시간 13:00 ~ 17:00 강사 오동렬 조교수 제주대학교
내용 ○ Capacitive digital-to-analog converter (Cap. DAC) 설계 실습
○ Sampling circuit 설계 실습
일자 2024-02-01 시간 10:00 ~ 12:00 강사 오동렬 조교수 제주대학교
내용 ○ Speed-enhanced SAR ADC 이론
일자 2024-02-01 시간 13:00 ~ 17:00 강사 오동렬 조교수 제주대학교
내용 ○ Comparators and SAR logics 설계 실습
○ Speed-enhanced SAR ADC 설계 실습
일자 2024-02-02 시간 10:00 ~ 12:00 강사 오동렬 조교수 제주대학교
내용 ○ Time-interleaved ADC 이론
일자 2024-02-02 시간 13:00 ~ 17:00 강사 오동렬 조교수 제주대학교
내용 ○ Time-interleaved SAR ADC 설계 실습
○ Time-interleaved ADC 설계 심화
강의장소
담당자 연락처
  • 전남대-아카데미 담당자 : 채보라
  • 연락처 : 062-530-0367
  • 이메일 : chae1530@jnu.ac.kr

     마감

로그인 후 신청 가능합니다.