| 캠퍼스 | 광운대-아카데미 | 구분 | 설계강좌 / / 중급 / 이론 | 마감 | ||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | 디지털 집적회로 Verilog 설계 기초 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2023-12-07 ~ 2023-12-08 | 신청 및 취소기간 |
재직자 : 2023-11-27 00:00 ~ 2023-12-03 23:59 전 체 : 2023-12-04 00:00 ~ 2023-12-05 23:59 |
|||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 11/25명 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 온라인 | 신청현황 | 51/50명 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 기업 재직자 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
디지털로직, 회로이론, 전자회로, 컴퓨터구조, VLSI, 반도체 기초 등 | |||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표디지털 로직 게이트와 조합/순차회로를 이해하고 Verilog HDL을 활용한 디지털 시스템 설계 기법을 학습한다. 강의개요- 디지털 로직 게이트 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소광운대학교 비마관 528호 담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.