강의목표
High-Speed Interface 송수신기의 전반적인 구조 및 동작 원리를 습득하고, 기본적인 설계 방법론에 대해 이해한다.
강의개요
본 강의에서는 고성능 SoC 및 메모리 시스템들 간 대용량의 데이터를 전송하는 High-Speed Interface에 대한 내용을 다루며, 기본 구조, 동작 원리, 최신 기술 동향 및 설계 방법론에 대해 다룬다.
참고사항
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
♦ 4일 전일 출석 가능하신 분만 신청 부탁드립니다. (대면 강의/금요일)
♦ 주차권 제공은 되지 않고 할인권 구매만 가능합니다. (수강생 대상 안내 예정)
강좌상세
| 일자 |
2023-11-10 |
시간 |
10:00 ~ 12:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 고속 인터페이스의 종류
○ 고속 인터페이스의 구조 |
| 일자 |
2023-11-10 |
시간 |
13:00 ~ 17:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 송신기 회로 구조 (Driver, FFE, Serializer)
○ 송신기 회로 설계 예제 |
| 일자 |
2023-11-17 |
시간 |
10:00 ~ 12:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 수신기 회로 구조 (Termination, CTLE) |
| 일자 |
2023-11-17 |
시간 |
13:00 ~ 17:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 수신기 회로 구조 (DFE, Sampler, Deserializer)
○ 수신기 회로 설계 예제 (Driver) |
| 일자 |
2023-11-24 |
시간 |
10:00 ~ 12:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 수신기 회로 설계 기술 동향 리뷰
○ 수신기 회로 설계 예제 (Sampler)
|
| 일자 |
2023-11-24 |
시간 |
13:00 ~ 17:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 채널 특성 분석
○ 전송 선로 이론
○ 채널 모델링 |
| 일자 |
2023-12-01 |
시간 |
10:00 ~ 12:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 클럭 회로 – PLL |
| 일자 |
2023-12-01 |
시간 |
13:00 ~ 17:00 |
강사 |
한재덕 조교수 한양대학교 |
| 내용 |
○ 클럭 회로 - CDR
○ 정리 및 복습
|
강의장소
성균관대학교 자연과학캠퍼스 산학협력센터 85731호
담당자 연락처
|
