Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 성균관대-아카데미 구분 설계강좌 / Digital / 중급 / 이론+실습 마감
강의제목 Verilog를 이용한 RTL 설계(중급)
강의일자 2023-10-25 ~ 2023-10-27 신청 및 취소기간 재직자 : 2023-10-10 00:00 ~ 2023-10-16 23:59
전  체  : 2023-10-17 00:00 ~ 2023-10-23 23:59
강의형태 대면 신청현황 30/30명
수강료(일반) 무료 수강료(학생) 무료
수강대상 현업 설계엔지니어, 신입사원, 학부(원)생
사전지식
선수과목
Verilog 초급
강의목표

Verilog의 기본 및 심화문법을 모두 섭렵하고, 이를 바탕으로 한 Timing Closure와 Low Power 회로설계 능력 함양

강의개요

본과정은 Verilog를 이용하여 설계할 때 가장 중요한 3가지인 Function/ Timing/ Low power를 고려한 설계를 위하여 알아야 할 Advanced된 내용으로서,
첫번째: 기존의Bottom-up설계방식을 지양하면서, 다양하고 복잡한 기능과 빠른 Speed가 요구되는 설계사양에 맞추어서, Top-down 방식으로의 접근을 하도록 다양한 Methodoligy측면에서 Function과 Verification을 구현하기 위한 다양한 Verilog문법을 기초부터 심화문법 부분까지 살펴보고 익힌다.
두번째: Verilog설계자들에 있어서 가장 중요한 Function구현과 동시에 가장 많은 기간을 허비하게 되는 부분인, Timing을 고려하여 설계할 수 있도록 Timing 측면에서의 Coding방법을 살펴보면서 익힌다.
세번째: SoC및 Embeded System을 설계하는데 있어서, SPEC 단계부터 고려되어야 하는 Low Power 문제를 짚어보고, 현업에서 사용되는 다양한 Low Power Technology를 이해한 후, 이를 적용한 Advanced low Power 설계 및 검증을 위한 내용을 배운다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
♦ 3일 전일 출석 가능하신 분들만 신청하시기 바랍니다.

강좌상세
일자 2023-10-25 시간 10:00 ~ 12:00 강사 강웅구 이사 주)테크스퀘어
내용 1. How to make ASIC/PIM/AI Technology & Env.
-Function 설계 및 검증
-Timing Closure 설계 및 검증
-저전력 회로설계 및 검증 (Low Power)
일자 2023-10-25 시간 13:00 ~ 17:00 강사 강웅구 이사 주)테크스퀘어
내용 1.-Xcellium Simulator tool의 이해 및 숙지
-Verilog RTL Language Basics
2. 실습 내용
Xcelium을 이용한 Simulation 및 GUI 환경 숙지
일자 2023-10-26 시간 10:00 ~ 12:00 강사 강웅구 이사 주)테크스퀘어
내용 1. Synthesis를 고려한 RTL Coding
- Procedural, Continuous statement들의 이해 및 응용
- Blocking and Non-Blocking Assignment의 이해 및 응용
일자 2023-10-26 시간 13:00 ~ 17:00 강사 강웅구 이사 주)테크스퀘어
내용 1. - Combinational / Sequential Logic 설계 구현 및 응용
- Rules for the Synthesis of the Combinational/Sequential Logic
- Task and Functions 구현 및 응용
2. 실습 내용
Simple RISC CPU Simulation & Verification
일자 2023-10-27 시간 10:00 ~ 12:00 강사 강웅구 이사 주)테크스퀘어
내용 1. Testbench, SDF, Low power Verification Solution
- TestBench 설계 및 응용
- SDF(Standard Delay format) Back-annotation
일자 2023-10-27 시간 13:00 ~ 17:00 강사 강웅구 이사 주)테크스퀘어
내용 1. - Low Power 설계와 Verification 방법
2. 실습 내용
SDF를 이용한 timing annotation 검증
CPF/UPF를 이용한 저전력설계(Low Power) 검증
강의장소

10/25 10:00-12:00 -> 성균관대학교 자연과학캠퍼스 제1공학관 22111호
10/25 13:00-17:00 -> 성균관대학교 자연과학캠퍼스 산학협력센터 85731호
10/26 10:00-17:00 -> 성균관대학교 자연과학캠퍼스 산학협력센터 85731호
10/27 10:00-17:00 -> 성균관대학교 자연과학캠퍼스 산학협력센터 85731호

-->
담당자 연락처
  • 성균관대-아카데미 담당자 : 오소영
  • 연락처 : 031-299-4629
  • 이메일 : ohsy0787@skku.edu

     마감

로그인 후 신청 가능합니다.