| 강의제목 | (2018)[IDEC 연구원교육] Cell-based flow 교육 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 본센터 / 설계강좌 / 초급 / 이론+실습 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의시간 | 6시간 | 열람기간 | 제한없음 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
[강좌 개요] - 디지털 칩 설계 전체 과정 중, 본 과정은 Front – End 과정을 다루는데 초심자의 눈높이에 맞추어 이론과 실습을 진행함. 기존의 Front-End 강좌에 Verdi Verification과정을 추가하여 새롭게 업데이트 했습니다 - IC Compiler 를 이용한 Layout 방법을 소개하고 Back-end 과정 진행 시 주의 사항에 대해서 학습할 수 있도록 합니다. [사전지식] 디지털 논리회로, Verilog Language §§§ ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의자료 |
MPW설계교육_2018_이론_웹게시용(1).pdf MPW설계교육_2018_실습.pdf 2018_MPW_Edu_practice.tar |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.