| IP개요 |
Sensor readout 및 measuring instrument 응용에 사용되는 고해상도 hybrid CT-DT incremental delta sigma Analog-to-Digital Converter (hybrid CT-DT DS-IADC)이다. Hybrid CTDT 구조를 활용한 첫 incremental ADC로 16bit 이상의 높은 해상도를 달성하면서도 reset 동작을 통한 입력신호의 multiplexing이 가능하다. 총 3차로 구성된 loopfilter (LF) 중 1차를 Continuous-time (CT), 2차와 3차는 discrete-time (DT)로 적분기를 구성하여 입력 sampling에 의한 aliasing 잡음을 50dB 이상 감쇄할 수 있어 센서 Readout IC (ROIC) 구조를 단순화하는 것이 가능하며, PVT variation에 robust한 설계가 가능하도록 하였다. 설계 요구사항이 높은 1차 적분기에는 향상된 linearity 특성을 보이는 Class-AB 타입의 증폭기를 사용하고 2차 및 3차 적분기에는 전력효율이 높은 증폭기를 사용하여 전체적인 IADC의 전력소모를 최적화, 175dB 수준의 성능지수를 얻고자 한다. |
