| IP명 | 8-bits 16-channels Time-Interleaved Pseudo-Loop-Unrolled SAR ADC | ||
|---|---|---|---|
| Category | Analog | Application | Analog to Digital Converter |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.0V |
| IP유형 | Hard IP | 동작속도 | 12GHz |
| 검증단계 | Silicon | 참여공정 | SS28-2401 |
| IP개요 | 본 설계에서는 앞서 개발한 4채널 TI ADC를 16채널 TI ADC의 sub-slice로 적용함으로써, 12GS/s 수준의 고속 TI ADC를 개발하고자 한다. TI ADC의 성능 확보를 위하여, 12GHz급 저잡음(low jitter) 클럭 및 광대역 입력 네트워크와 time-skew 에러를 높은 해상도로 보정할 수 있는 샘플링 시간 보정 회로에 대한 설계를 포함한다. |
||
- 레이아웃 사진 -
|
|||