Logo

회원가입로그인 ENGLISH naver youtube  
search 

[성균관대-아카데미] [강의개설요청] Verilog를 이용한 RTL 설계 (Timing&Low Power를 고려한 회로설계) 2023.11.15. 08:55
나찬영 (fe****)  
 

안녕하세요

10월 성균관대에서 진행하였던 Verilog를 이용한 RTL 설계 (Timing&Low Power를 고려한 회로설계)

강의를 인원초과로 수강을 못하였는데 추후 재개설 요청드립니다

감사합니다

 
    인쇄